PCB 보드의 성능은 그 레이아웃 디자인에 70% 의존합니다. 같은 스케마틱은 다른 레이아웃과 라우팅으로 정상 작동 또는 빈번한 장애로 이어질 수 있습니다.심지어 안정성에 직접적인 영향을 미치더라도PCB 설계에 초보자이든 최적화 솔루션을 찾는 숙련된 엔지니어이든다음의 핵심 사항을 익히는 것은 디자인 과정의 90%의 번거로움을 절약할 수 있습니다..

I. 설계 전 준비: 단단 한 기초 를 마련 하고 재작업 을 피 하기 위한 3단계

1설계 제한을 정의: PCB 보드의 물리적 차원, 계층 수 (일층/중층/다층 보드 선택), 임피던스 요구 사항 (예: 50Ω 고속 신호,90Ω의 차등 신호), 전력 레일 전압 하락 제한, EMC 표준 (CE / FCC, 등), 제조 공정 매개 변수 (최저 흔적 너비, 흔적 간격, 크기를 통해)처음부터 위반을 피하기 위해 디자인 규칙 (DRC) 에 이러한 제약 사항을 적어.

2. 스케마 검토 및 최적화

레이아웃 전에 두 번째 스케마 검토가 필수적입니다: 불필요한 교차를 피하면서 전력, 지상 및 신호 경로의 합리성을 확인하십시오.고속 인터페이스, 및 아날로그 회로) 는 후속 레이아웃 계획에 논리적 근거를 제공하며 레이아웃 중에 집중된 제어를 위해 주요 신호 (시계 및 차차 쌍과 같은) 를 표시합니다.

3부품 선택 및 패키지 확인
표준화 된 패키지 및 합리적인 핀 피치 (연금 어려움을 증가시키는 0.4mm 이하의 미세한 피치 패키지를 피하십시오.) 를 가진 구성 요소를 우선시하십시오.패키지 라이브러리의 정확성을 확인 (핀 정의), 실크스크린 위치, 패드 크기), 특히 BGA 및 QFP와 같은 정밀 부품에 대한 잘못된 포장은 설계 실패로 직접 이어질 수 있습니다.

II. 레이아웃 디자인: "지구화, 근접성, 열 분산"의 세 가지 원칙을 따르십시오.

1. 기능적 구역 배열

레이아웃을 신호 종류와 기능에 따라 하위 영역으로 나누십시오: 아날로그 영역 (ADC/DAC, 센서), 디지털 영역 (MCU, FPGA), 전력 영역 (전력 칩, 인덕터, 콘덴서),인터페이스 영역 (USB)디지털 신호가 아날로그 신호를 방해하지 않도록 각 영역 사이에 격리 대역을 예약하십시오.

2중요한 부품의 레이아웃을 우선시하십시오: 전력 경로 길이를 줄이기 위해 전력 공급 칩 (LDO, DC-DC) 을 부하에 가깝게 배치하십시오.완전 필터링 회로를 형성하기 위해 전원 공급 칩 핀 근처에 인덕터와 콘덴시터를 배치하십시오. "비행 유선" 레이아웃을 피하십시오..

고속 신호 소스 (크리스탈 오시레이터 및 클럭 칩과 같이) 를 수신기에 가까이 배치하여 전송 경로를 단축하고 간섭 결합을 줄이십시오.결정 오시일레이터 껍질을 닦고 주위를 ≥5mm의 구리 없는 영역을 남겨주세요..

열을 생성하는 부품 (전력 트랜지스터 및 LED 드라이버와 같이) 을 민감한 부품 (MCU 및 센서와 같이) 에서 멀리 보관하고 열 분비를 위해 충분한 공간을 제공하십시오.필요한 경우 구리판 방열기를 설계합니다.

3레이아웃 합리성을 확인: 부품 핀이 막히지 않고 실크스크린 표시가 명확하게 읽을 수 있는지 확인합니다. 구멍을 통해 구성 요소 간격이 ≥2인지 확인합니다.5mm 및 표면 장착 부품 간격 ≥0.5mm; 연결 장치와 인터페이스 구성 요소를 PCB 가장자리에 가까이 배치하여 쉽게 삽입, 제거 및 라우팅합니다.

III. 케이블 디자인: "단기, 직선 및 매끄러운"핵으로, 임피던스 및 EMC를 고려하면서.

1기본 케이블링 규칙: 중요한 신호 (시계, 차차 쌍, 고속 데이터 신호) 를 우선 순위로 라우팅하고, 일반 신호를 우선 순위로 라우팅합니다.안정적인 전력 공급을 보장하기 위해 신호 라인보다 전력 및 지상 라인이 우선됩니다..

케이블은 가능한 한 짧고 직선으로 유지하며 불필요한 곡선과 비아를 피하십시오. 곡선이 필요한 경우 45° 각도 또는 둥근 가장자리를 사용하십시오.90° 직각을 피합니다 (신호 반사 및 EMC 방사선을 줄이기 위해).

트랙 너비 일치: 전류에 따라 추적 너비를 선택하십시오 (예를 들어, 1A 전류는 1mm 추적 너비에 해당하며, 0.5A는 0.5mm에 해당하며, 신호 추적 너비는 0.2-0.3mm로 권장됩니다.)이차 신호 추적 폭과 간격은 임피던스 요구 사항을 엄격히 준수해야합니다 (e예를 들어, USB 3.0 디ферен셜 페어에는 0.2mm의 흔적 너비와 0.4mm의 간격이 필요합니다.)

2고속 신호 라우팅의 핵심 포인트
디퍼런셜 신호 (HDMI, PCIe 및 이더넷 등) 는 동일한 길이, 평행 및 단단하게 결합되어야하며, 길이 차이는 5mm 내로 제어되어야합니다. 분화 또는 비아를 사용하는 것을 피하십시오.

시계 신호는 별 또는 대리점 체인 토폴로지를 사용하여 여러 부하의 직접 병렬 연결을 피해야 한다. 시계 라인을 둘러싼 구리를 사용하여 방패를 형성하고 교란을 줄여야 한다.

고속 신호는 분할된 영역 (전력 및 지상 평면과 같은) 을 통과하는 것을 피해야 한다. 그렇지 않으면 참조 평면을 방해하고 신호 무결성 문제를 일으킬 것이다.

3. 라우팅 함정 피 지침
신호 라인은 전력 또는 지상 평면 분할을 통과 할 수 없습니다. 교차가 불가피하다면 교차 지점에서 기준 평면과 연결하기 위해 경로를 추가해야합니다.

서로 다른 계층에 있는 신호 라인의 긴 병렬 라우팅을 피한다. 같은 계층에 있는 병렬 신호 라인의 간격은 선 너비의 3배 이상 되어야 한다.

비평적 신호는 이상적으로 2개 이상의 비아를 가지고 있어야 한다 (비아는 기생성 인덕턴스와 용량을 도입하여 신호 무결성에 영향을 준다).

IV. 가어딩 설계: "일점 가어딩"과 "다점 가어딩"의 유연한 적용

4- 펀딩 원칙 펀딩의 핵심은 "펀딩 루프 영역을 줄이고"펀딩 잠재력 차이로 인한 간섭을 피하는 것입니다.아날로그 지상과 디지털 지상은 별도로 연결되어야 하며 결국 전원 공급 장치의 단일 지점에서 연결되어야 합니다.예를 들어, 0Ω 저항, 페리트 회전 또는 직접 연결을 통해). 아날로그 및 디지털 기름을 직접 혼합하는 것은 금지되어 있습니다.

1- 공지 설계의 다른 종류

시그널 그라운드: "스타 그라운딩"을 사용하여 모든 신호 그라운딩을 공통된 그라운딩 포인트로 연결하여 신호 사이의 교란을 줄이십시오.

전력 가이드: "다중점 가이드"를 사용하세요." 전력 칩과 필터 콘덴사터의 지상 단말기를 가장 가까운 전력 지상 평면으로 연결하여.

보호기: 금속 가루와 보호기 덮개에 대한 토착은 안정적이어야 하며, 토착 저항은 ≤1Ω이어야 합니다."상륙지"의 형성을 피하는 것 (상륙지에는 정적 전기가 축적되기 쉽다), EMC 장애로 이어집니다.)

2지상 평면 설계 기술
다층 보드는 "전력 평면 + 지상 평면" (예를 들어, 상위 - 전력 - GND - 하위) 스택-업 구조를 사용하는 것이 좋습니다.바닥 평면은 완전히 구리 접착되어 낮은 저항 기준 평면을 형성해야합니다.단일 계층 또는 이중 계층 보드는 "그리드 토양" 또는 "큰 영역 토양 평면"을 사용하여 토양 구리 면적을 최대화해야합니다." 그리고 위층과 하층의 바닥 층을 연결하여.

V. 전원 공급 장치 설계: 필터링, 분리 및 전압 조절 모두 필수

1전원 공급 필터링 및 분리
0.1μF 세라믹 콘덴시터 (분리 콘덴시터) 는 각 활성 장치 (MCU, 칩) 의 전원 핀 옆에 위치하고 핀과 지상 평면 근처에 위치해야합니다.즉각적인 공급 문제를 해결하기 위해10μF 일렉트로리틱 콘덴서 + 0.1μF 세라믹 콘덴서 는 저주파 및 고주파 소음을 필터링하기 위해 전력 입에 배치되어야 합니다.

전해질 콘덴시터와 세라믹 콘덴시터는 DC-DC 전원 공급 장치의 입력 및 출력 터미널에 각각 배치되어야합니다.자기 결합 간섭을 방지하기 위해 인덕터 단말기는 민감한 신호에서 멀리 보관해야합니다.

2전력 철도 라우팅
고전류 전력 레일 (배터리 전력 및 모터 드라이브와 같은) 은 전압 하락 및 열 발생을 줄이기 위해 넓은 흔적 또는 구리 접착을 사용해야합니다.단절 회로를 피하기 위해 여러 전력 레일 사이에 격리 스트립이 예약되어야합니다.: 전력 세그먼트는 명확한 분할선을 가진 "섬 스타일"디자인을 채택해야하며 신호 라인이 그들을 넘을 수 없어야합니다.

VI. EMC 최적화: 레이아웃 소스에서 발생하는 전자기 간섭을 줄이는 것

1방패 설계
민감한 회로 (RF 수신기 및 아날로그 신호 처리 등) 는 좋은 지상화 된 금속 보호 덮개를 사용해야합니다.초고속 신호 및 전력 선은 민감한 선과 충분한 거리를 (≥ 10mm) 유지해야 합니다., 또는 밀폐 된 구리로 분리됩니다.

2필터링 및 토착 최적화
인터페이스 회로 (USB, 이더넷, 전원 인터페이스) 는 공통 모드 간섭을 억제하기 위해 일련의 공통 모드 인덕터와 병렬 TVS 다이오드를 사용해야 합니다.외부 인터페이스의 모든 신호 라인은 PCB 밖으로 이끌어지기 전에 필터링되어야 합니다..

3방사선 근원을 줄이세요
길게 나란히 연결된 전선, 지뢰가 쌓인 송전선, 그리고 큰 구리 부위를 피하십시오.시계 신호 와 고속 신호 를 최대한 짧게 하고, "마이크로 스트립 라인" 구조 를 형성 하기 위해 그 들 을 지상 평면 으로 둘러싸고, 전자기 방사선을 줄입니다.

VII. 설계 후 검사: 제조 가능성 및 숨겨진 위험성 없는 것 을 보장 하기 위한 3 가지 핵심 단계

1. DRC 규칙 확인
레이아웃이 완료되면 DRC 검사를 수행해야 하며, 트레스 너비, 트레스 간격, 크기, 부품 간격, 임피던스 매칭 등을 통해설계 규칙을 준수하여 위반이 없도록.

2신호 무결성 및 EMC 시뮬레이션
고속 PCB (예를 들어, ≥100MHz 신호) 에서 반사, 교차음, 타이밍 문제 등을 확인하기 위해 신호 무결성 시뮬레이션 (SI) 이 권장됩니다. 복잡한 제품에는 EMC 시뮬레이션이 필요합니다.방사성 배출물, 정전 전압 방출) 를 통해 간섭 문제를 조기에 파악하고 해결 할 수 있습니다.

3제조성 검사 (DFM)
표면 크기: 구멍을 통과하는 비아스 ≥0.8mm, 표면 장착 비아스 ≥0.3mm, 구멍을 뚫는 데 어려움을 초래하는 지나치게 작은 비아스를 피합니다.

용접 마스크와 실크 스크린: 용접 마스크의 구멍은 구리 노출을 피하기 위해 패드를 덮어야 합니다. 실크 스크린은 패드 또는 비아스를 숨기지 않아야 하며 문자들은 명확하게 읽을 수 있어야 합니다.

패널 설계: 패널화가 필요한 경우 V 절단 슬롯 또는 스탬프 구멍을 예약하고 SMT 생산을 용이하게하기 위해 패널 가장자리에 ≥3mm의 프로세스 가장자리를 남깁니다.