임베디드 하드웨어 설계 분야에서, DDR 전원 회로는 핵심 전원 공급 장치로서, 칩 성능과 장기 장치 안정성에 직접 영향을 미칩니다.RK3588는 레이아웃에 엄격한 요구 사항을 설정, 라우팅 및 VCC_DDR 전원 회로의 구성 요소 선택. 이 기사는 공식 설계 사양을 기반으로,DDR 전원 회로 설계의 주요 기술 측면을 다섯 가지 핵심 차원에서 분해합니다.: 구리 발사, 비아스, 분리 콘덴서, 추적 토폴로지, 추적 너비 표준, 하드웨어 엔지니어를위한 표준화 된 설계 참조를 제공합니다.

I. VCC_DDR 구리 래미네이션: 끊이지 않는 전력 공급 경로를 보장하기 위해 "현재 요구 사항"에 초점을 맞추고

구리 lamination는 DDR 전력 회로의 "주력 공급 동맥"입니다. 그것의 설계는 직접 전류 전송 효율과 전압 하락 제어를 결정합니다. 두 가지 핵심 사항은 주의가 필요합니다.:

• 효율적인 선 너비 계산에 우선 순위를 부여

RK3588 전원 핀에 연결되는 구리 라미네이션은 칩의 최대 전류 요구 사항을 충족해야합니다. The effective line width must be calculated in advance using the current-line width conversion formula (such as the IPC-2221 standard) to avoid localized overheating or voltage loss due to insufficient line width.

• 과잉 을 피 하는 것

구리 래미네이션 경로에 있는 비아스는 현재 경로를 세그먼트합니다.비아의 수와 분포는 모든 구리 라미네이션 경로가 CPU 전원 핀에 연결되는 것을 보장하기 위해 제어해야합니다 "완전하고 중단되지 않습니다명백한 단절 없이

II. 레이어 변경 비아와 GND 비아: "량 매칭"은 콘덴시터 효과를 분리하는 열쇠입니다.

VCC_DDR 전원 공급 장치가 다시 방향을 전환해야 할 경우, 트라이 설계는 "전압 감소 및 분리 보호"의 원칙을 준수해야 하며, 특히:

• 파워 비아스: 9개 이상

층을 변경 할 때, 0.5 * 0.3mm의 규격으로 적어도 9 개의 전력 비아를 배치해야합니다. 비아의 수를 증가하면 기생충 인덕턴스와 저항이 감소합니다.레이어 변경으로 인한 전압 하락을 최소화합니다., 그리고 전력 무결성을 보장합니다.

• GND 비아스: "파워 비아스와 같은 양"

단속 콘덴서에 대한 젠딩 비아의 수는 대응하는 전력 비아의 수와 일치해야합니다. 충분하지 않은 GND 비아는 콘덴서 루프 임피던스 증가로 이어집니다.전원 공급 소음을 억제하는 분리 콘덴시터의 능력을 크게 약화시키고 DDR 신호 안정성에 영향을 미칩니다..

III. 단절 콘덴시터 레이아웃: "근접 원칙 + 정밀 정렬"소음 억제를 극대화

디커플링 콘덴서는 DDR 전원 공급 장치에 대한 "소음 필터"로 작용합니다.그 위치는 필터링 효율을 직접 결정하고 다음 사양을 엄격히 준수해야합니다 (더 명확한 이해를 위해 다이어그램 참조):

• 코어 핀 응압기: 정밀한 뒷면 정렬

"그림: RK3588 칩 VCC_DDR 파워 핀 분리 콘덴시터의 스케마적 다이어그램"에서 나타낸 바와 같이," 스케마에서 RK3588의 VCC_DDR 전원 핀 근처에 분리 콘덴서 그 전원 핀에 대응하는 PCB의 뒷쪽에 배치되어야이것은 핀과 콘덴서 사이의 가장 짧은 경로 연결을 달성하고, 핀 근처의 고주파 소음을 빠르게 흡수합니다.

• GND PAD 콘덴서: 칩의 중심 GND 핀에 " 가까이 "

분리 콘덴사터의 GND PAD는 RK3588 칩의 중앙 GND 핀에 가능한 한 가깝게 배치하여 지착 경로를 단축하고 지착 임피던스를 줄여야합니다.그리고 토착 루프를 통해 다른 신호에 연결되는 소음을 방지.

• 다른 콘덴시터: "칩에 가깝다" 레이아웃

나머지 분리 콘덴세터는 "그림"의 레이아웃 논리를 따라 RK3588 칩에 가능한 한 가까이 배치해야합니다.전원 공급 핀의 뒷면에 분리 콘덴서 배치모든 콘덴서들이 파워버스에서 노이즈를 효과적으로 억제하도록 보장합니다.

IV. 파워 핀 라우팅: "한 홀, 한 핀 + 타일 토폴로지"는 전류 분포를 최적화합니다.

RK3588의 VCC_DDR 전원 핀 라우팅은 "정확한 매칭 + 토폴로지 최적화" 설계가 필요합니다. 구체적인 표준은 다음과 같습니다.

• 핀과 비아: 1대1 통신:

각 VCC_DDR 전원 핀은 여러 핀이 공유하는 비아에 의해 발생하는 불균형 전류 분포 및 지역 전력 부족을 피하기 위해 독립적인 비아에 대응해야합니다.

• 최상층 라우팅:

타일 크로스 커넥션: "그림 VCC_DDR & VDDQ_DDR 파워 핀 '타일' 체인"에서 보여준 바와 같이, 상위 계층 라우팅은 '타일' 토폴로지를 사용해야합니다. 크로스 커넥션은 균일한 전류 분포를 달성합니다.현재 운반 용량과 라우팅 공간 요구 사항을 균형을 맞추기 위해 10 밀리미터로 추적 폭을 제어하는 것이 좋습니다..

• LPDDR4x 모드: 전용 연결 솔루션

LPDDR4x 메모리로 RK3588를 사용할 때, "그림: RK3588 Chip LPDDR4x Mode VCC_DDR/VCC0V6_DDR Power Pin Routing and Vias" must be followed to adapt to the power supply characteristics of LPDDR4x and ensure the stability of high-frequency memory operation.

V. 트랙 너비와 구리 커버: 구역 관리, 평형 전류 및 공간

VCC_DDR 전원 공급의 추적 너비와 구리 커버리는 다른 신호 라우팅과 연동하면서 "CPU 영역"과 "외부 영역"에 따라 설계되어야 합니다.특정 요구 사항은 다음과 같습니다.:

• 하드 추적 너비 표준

1. CPU 영역 (전력 핀 주위): 칩 핀에 중앙 집중식 전력 공급의 현재 요구 사항을 충족시키기 위해 추적 너비는 120mil 미만이어야합니다.
2. 주변 영역 (전력 입출력에서 CPU로의 경로): 긴 거리에서 전압 손실을 줄이기 위해 추적 폭이 200mil 미만해서는 안됩니다.

• 선호되는 구리 덮개 디자인

가능한 한 얇은 흔적 대신 넓은 면적의 구리 커버를 사용 한다. 구리 면적을 늘리면 임피던스와 전압 하락을 더욱 줄여 전력 공급 안정성을 향상시킨다.

• 다른 신호 회피

DDR가 아닌 전원 공급 신호 비아이는 규칙적으로 배치하고 무작위 배치를 피해야합니다." 이것은 전력 구리 붓기에 충분한 공간을 허용하고 비아스에 의한 땅 구리 붓에 대한 손상을 최소화하기 위해, 바닥 평면의 무결성을 보장합니다 (그림 참조).

요약: DDR 전력 회로 설계의 "핵 논리"

RK3588 DDR 전원 회로 설계의 본질은 "정확한 전류 제어, 최소화 경로 임피던스,그리고 효율적인 소음 억제이 다섯 가지 핵심 지점은 서로 연결되어 있습니다.각 단계는 장치 충돌과 같은 문제를 피하기 위해 규격에 엄격히 준수해야합니다., 기억 오류, 세부 사항에 대한 부주의로 인한 성능 변동.

하드웨어 엔지니어는 실제 설계에 있어서 기술 규격과 엔지니어링 실무를 결합해야 합니다.실제 시나리오를 고려하여 PCB 계층의 수와 레이아웃 공간을 고려하여, 또한 시뮬레이션 도구 (알티움 디자이너와 같은) 를 활용합니다.전력 무결성 분석 기능은 설계 효과를 확인하고 최종 제품의 신뢰성 및 안정성을 보장합니다..